

HỆ THỐNG PHÂN TÍCH PHỔ BỨC XẠ HẠT NHÂN ĐA KÊNH TÍCH HỢP KỸ THUẬT THỜI GIAN VƯỢT NGƯỠNG THÍCH NGHI VÀ MẠCH CHUYỂN ĐỔI THỜI GIAN-SỐ CẤU TRÚC TRỄ ĐƯỜNG TRUYỀN PHÂN GIẢI SIÊU CAO TRÊN VI MẠCH LOGIC LẬP TRÌNH ĐƯỢC

Lĩnh vực kỹ thuật được đề cập

Sáng chế này đề cập đến lĩnh vực thiết bị ghi đo và phân tích bức xạ hạt nhân, cụ thể là các hệ thống phân tích phổ năng lượng đa kênh (Multichannel Analyzer - MCA) hiệu năng cao. Trọng tâm của sáng chế là một phương pháp số hóa tín hiệu gián tiếp dựa trên kỹ thuật Thời gian vượt ngưỡng (Time-over-Threshold - ToT) được cải tiến thông qua cấu trúc khuếch đại phân nhánh kênh đôi (dual-gain) nhằm tối ưu hóa dải động và độ chính xác ở vùng năng lượng thấp. Đồng thời, sáng chế tích hợp mạch chuyển đổi thời gian-số (Time-to-Digital Converter - TDC) kiến trúc trễ đường truyền (Tapped-Delay-Line) sử dụng các tài nguyên phần cứng chuyên dụng bên trong vi mạch logic có thể lập trình (Field Programmable Gate Array - FPGA) để đạt độ phân giải thời gian ở cấp độ picogiây. Thiết bị này có khả năng ứng dụng rộng rãi trong quan trắc môi trường, an ninh hạt nhân, y tế hạt nhân (như máy chụp cắt lớp PET) và các thí nghiệm vật lý năng lượng cao yêu cầu độ phân giải thời gian và năng lượng siêu cao trong một thiết kế nhỏ gọn, tiêu thụ năng lượng thấp.

Tình trạng kỹ thuật của sáng chế

Trong lịch sử phát triển của kỹ thuật đo lường bức xạ, việc xác định năng lượng của các hạt bức xạ (như tia Gamma, tia X, hạt Alpha, Beta) đóng vai trò quyết định trong việc nhận diện các đồng vị phóng xạ. Tín hiệu đầu ra từ các đầu dò bức xạ (như đầu dò nhấp nháy NaI(Tl), LaBr₃(Ce) hoặc đầu dò bán dẫn) thường là các xung điện tích có biên độ rất nhỏ, tỉ lệ thuận với năng lượng của hạt tới. Theo truyền thống, các hệ thống phân tích phổ đa kênh (MCA) sử dụng bộ chuyển đổi tương tự-số (Analog-to-Digital Converter - ADC) tốc độ cao để trực tiếp lấy mẫu biên độ đỉnh của xung tín hiệu. Mặc dù phương pháp dựa trên ADC cung cấp độ tuyến tính và độ phân giải năng lượng tốt, nhưng nó gặp phải nhiều rào cản kỹ thuật khi triển khai thực tế. Các bộ ADC độ phân giải cao (12-14 bit) với tốc độ lấy mẫu hàng trăm Megasamples mỗi giây (MSPS) tiêu thụ lượng điện năng rất lớn, tỏa nhiệt nhiều và có chi phí linh kiện đắt đỏ. Hơn nữa, việc xử lý dữ liệu số hóa trực tiếp từ ADC đòi hỏi băng thông lớn bên trong vi mạch xử lý, gây khó khăn cho việc xây dựng các hệ thống hàng nghìn kênh đo song song trong các ứng dụng như PET hoặc các thí nghiệm vật lý hạt nhân phức tạp.

Kỹ thuật Thời gian vượt ngưỡng (ToT) đã xuất hiện như một giải pháp thay thế đầy triển vọng. Nguyên lý của ToT dựa trên việc đo độ rộng thời gian của một xung

logic được tạo ra khi tín hiệu tương tự vượt qua một ngưỡng điện áp cố định (U_{ng}). Năng lượng của hạt bức xạ được suy ra từ độ rộng xung này thông qua quan hệ hàm mũ hoặc logarit. Ưu điểm của ToT là biến đổi một phép đo biên độ (trong miền tương tự) thành một phép đo thời gian (trong miền số), cho phép tận dụng các bộ đếm số tốc độ cao trong FPGA, giúp giảm đáng kể mức tiêu thụ năng lượng và diện tích mạch tương tự. Tuy nhiên, các hệ thống ToT hiện hữu vẫn tồn tại hai nhược điểm cốt lõi ngăn cản chúng đạt tới hiệu năng của các hệ thống ADC cao cấp.

Thứ nhất là hiện tượng rung pha (jitter) và nhiễu ở vùng năng lượng thấp. Đối với các xung bức xạ có năng lượng thấp, biên độ xung nhỏ và sườn lên có độ dốc thấp (dV/dt thấp). Khi tín hiệu này cắt qua ngưỡng điện áp, các biến động nhiễu điện tử li ti sẽ gây ra sự sai lệch đáng kể về thời điểm bộ so sánh lật trạng thái, dẫn đến sai số độ rộng xung ToT rất lớn. Điều này làm cho phổ năng lượng ở vùng thấp bị nhòe, không thể phân tách được các đỉnh năng lượng quan trọng của các đồng vị như ^{241}Am hay ^{131}I .

Để khắc phục nhược điểm này, một số giải pháp đã được đề xuất trong tình trạng kỹ thuật. Bằng sáng chế EP3244235B1 (Method for digitalizing scintillation pulse, 2017) mô tả phương pháp số hóa xung nhấp nháy bằng kỹ thuật ToT sử dụng nhiều mức ngưỡng điện áp (multi-threshold). Mặc dù cải thiện được phần nào độ phân giải, việc sử dụng nhiều bộ so sánh với các mức ngưỡng khác nhau làm tăng độ phức tạp của mạch phần cứng và vẫn chưa giải quyết triệt để ảnh hưởng của nhiễu tại các mức ngưỡng thấp nhất. Một hướng tiếp cận khác được nêu trong bằng sáng chế CN103197339A (A high-precision photomultiplier tube signal processing circuit for scintillator detector, 2013), đề cập đến mạch xử lý tín hiệu PMT sử dụng hệ số khuếch đại kép (dual-gain) nhằm mở rộng dải động. Trong các ứng dụng y tế cao cấp, một số dòng chip ASIC chuyên dụng như NINO, TOFPET series, Petiroc 2A, Radioroc 2 (Weeroc/CERN) đã tích hợp ToT với cấu trúc nhánh kép (dual-gain preamplifier) để đo năng lượng gamma từ SiPM/PMT. Dù vậy, các giải pháp ASIC yêu cầu chi phí chế tạo cực kỳ lớn, chu kỳ phát triển dài và không cho phép người dùng cấu hình lại linh hoạt cho các loại đầu dò khác nhau.

Thứ hai là giới hạn về độ phân giải thời gian của các bộ đo thời gian số trên FPGA. Một bộ đếm xung nhịp thông thường chạy ở tần số 200 MHz chỉ có độ phân giải 5 ns. Với các xung bức xạ có thời gian suy giảm ngắn (như từ đầu dò bán dẫn hoặc đầu dò nhấp nháy có thời gian phát quang nhanh như YAP, CeBr₃, plastic...), độ phân giải 5 ns là hoàn toàn không đủ để đạt được độ phân giải năng lượng 1%–3% cần thiết cho việc nhận diện đồng vị. Các phương pháp nội suy thời gian cũ thường phức tạp, không ổn định theo nhiệt độ và chiếm dụng nhiều tài nguyên logic. Bằng sáng chế US20240125948A1 (Single light photon counting radiation detector and data transmission methods, 2024) đã ứng dụng mạch chuyển đổi thời gian-số (TDC) trên FPGA để đo photon đơn lẻ, tuy nhiên kiến trúc này không tích hợp bộ chọn kênh tương

tự thích nghi thời gian thực, dẫn đến việc không tối ưu được tỷ số tín hiệu trên nhiễu (SNR) trước khi đưa vào số hóa. Các công bố gần đây như “Optimal Implementation of Tapped Delay Line Time-to-Digital Converters in 20 nm Xilinx UltraScale FPGAs” (Electronics, 2024) và “A 64-channel precision Time-to-Digital Converter with average 4.77 ps RMS implemented in a 28 nm FPGA” (JINST, 2025) đã khai thác Carry Chain (CARRY4/CARRY8) để đạt độ phân giải pico-giây, nhưng vẫn chưa kết hợp với cấu trúc khuếch đại phân nhánh kênh đôi và logic chọn kênh thích nghi.

Tại Việt Nam, các nghiên cứu về thiết bị đo phổ bức xạ chủ yếu tập trung vào việc sử dụng các mô-đun ADC thương mại của các hãng như Canberra hay ORTEC, hoặc thiết kế các mạch MCA dựa trên ADC truyền thống kết hợp vi điều khiển. Hiện chưa có giải pháp nội địa hay quốc tế nào tích hợp đồng bộ sự phối hợp giữa kỹ thuật ToT phân nhánh cấu hình bằng phần cứng tương tự (dual-gain K/10K với ngưỡng Ung cố định chung), khối chọn kênh logic ưu tiên thích nghi thời gian thực và TDC trễ đường truyền siêu phân giải (Carry Chain) trên FPGA để tối ưu hóa cả dải động lẫn độ chính xác cho thiết bị đo phổ cầm tay hoặc quan trắc môi trường.

Các giải pháp đã nêu trên, mặc dù đã cải thiện một phần hạn chế của ToT truyền thống, vẫn chưa khắc phục triệt để hai nhược điểm cốt lõi:

- (i) nhiễu rung pha ở năng lượng thấp do sườn xung dốc thấp và ngưỡng động/multi-threshold;
- (ii) thiếu cơ chế tự động chuyển thang đo thích nghi kết hợp TDC pico-giây (15–50 ps) trên FPGA để đạt đồng thời dải động rộng, SNR cao và công suất thấp (<15 mW/kênh). Do đó, sáng chế này đề xuất kiến trúc hoàn toàn mới nhằm lấp đầy khoảng trống kỹ thuật này.

Bản chất kỹ thuật của sáng chế

a. Mục đích của sáng chế

Sáng chế này được thiết kế nhằm khắc phục triệt để các hạn chế của kỹ thuật ToT truyền thống. Mục đích chính bao gồm:

- Cải thiện độ phân giải năng lượng ở vùng thấp bằng cách tăng tỷ số tín hiệu trên nhiễu (SNR) thông qua cấu trúc tiền khuếch đại phân nhánh thích nghi.
- Nâng cao độ phân giải thời gian của phép đo ToT lên cấp độ pico giây (ps) mà không cần tăng tần số xung nhịp quá mức, nhờ vào việc khai thác cấu trúc trễ đường truyền vật lý của FPGA.
- Tối ưu hóa dải động của hệ thống đo, cho phép ghi nhận đồng thời cả các tia X năng lượng thấp và tia Gamma năng lượng cao mà không gây bão hòa hệ thống.
- Giảm thiểu chi phí và công suất tiêu thụ của thiết bị MCA, hướng tới các ứng dụng quan trắc di động và mảng đầu dò quy mô lớn.

b. Các dấu hiệu kỹ thuật đặc trưng

Để đạt được các mục tiêu trên, sáng chế đề xuất một kiến trúc hệ thống tích hợp bao gồm các khối chức năng phối hợp chặt chẽ:

- **Khối khuếch đại hệ số khuếch đại kép:** Tín hiệu từ đầu dò sau khi qua tiền khuếch đại điện tích được chia làm hai đường dẫn song song. Nhánh thứ nhất đi qua bộ khuếch đại có hệ số K (nhánh khuếch đại thấp), đảm bảo các xung năng lượng cao không bị bão hòa. Nhánh thứ hai đi qua bộ khuếch đại có hệ số 10K (nhánh khuếch đại cao), tập trung vào việc phóng đại các xung nhỏ để tăng độ dốc sườn lên khi cắt ngưỡng. Hai đầu ra này được đưa vào hai bộ so sánh tốc độ cao dùng chung một mức điện áp ngưỡng cố định ($U_{ng} = IV$). Cách tiếp cận này sử dụng phần cứng để ép các xung nhỏ có sườn đứng hơn, từ đó triệt tiêu mấp mô tần số cao một cách tự nhiên trước khi đi vào miền số.
- **Khối chọn kênh Logic:** Bên trong vi mạch FPGA, một khối logic được cấu hình để giám sát trạng thái của cả hai nhánh. Nếu xung ở nhánh K vượt ngưỡng (xung lớn), hệ thống sẽ ưu tiên lấy dữ liệu thời gian từ nhánh này. Nếu xung ở nhánh K không vượt ngưỡng nhưng nhánh 10K vượt ngưỡng (xung nhỏ), dữ liệu từ nhánh 10K sẽ được chọn. Điều này cho phép hệ thống tự động thay đổi thước đo tùy theo biên độ xung tới, đảm bảo độ phân giải tối ưu cho mọi dải năng lượng.
- **Khối biến đổi thời gian sang số bằng kỹ thuật trễ đường truyền:** Thay vì đếm số chu kỳ clock, sáng chế sử dụng các chuỗi màng tin hiệu logic (Carry Chains) bên trong FPGA làm các phần tử trễ. Mỗi phần tử này có độ trễ cực nhỏ (khoảng 15-25 ps trên dòng chip 28nm như Spartan-7). Khi xung ToT lan truyền qua chuỗi này, các phần tử nhớ (Flip-Flops) sẽ chốt lại trạng thái của đường trễ tại mỗi sườn xung nhịp. Kết quả sinh ra một mã nhiệt kế (thermometer code) cho biết chính xác sườn xung nằm ở đâu trong một chu kỳ xung nhịp, cho phép nội suy thời gian với độ phân giải siêu cao.
- **Khối tuyến tính hóa và ghi nhận phổ biên độ:** Dữ liệu thời gian với độ phân giải cỡ ps từ TDC được kết hợp với thông tin về nhánh khuếch đại (K hoặc 10K) được sử dụng để tra cứu giá trị năng lượng thực tế trong một bảng tra cứu (Look-Up Table - LUT). Bảng LUT được lưu trong khối RAM của FPGA. Các giá trị này sau đó được tích lũy vào bộ nhớ để hình thành phổ năng lượng bức xạ.

Dưới đây là bảng so sánh thông số kỹ thuật dự kiến của thiết bị theo sáng chế so với các giải pháp hiện nay:

Thông số kỹ thuật	MCA dựa trên ADC truyền thống	MCA dựa trên ToT thông thường	MCA theo Sáng chế
-------------------	-------------------------------	-------------------------------	-------------------

Độ phân giải thời gian	Tùy tần số lấy mẫu (vd: 10 ns)	5 ns (theo clock)	15 - 50 ps
Độ phân giải năng lượng (vùng thấp)	Tốt	Kém (do jitter)	Khá tốt
Dải động	Bị giới hạn bởi bit ADC	Trung bình	Rộng (nhờ Dual-Gain)
Công suất tiêu thụ (mỗi kênh)	Cao (> 100 mW)	Thấp (< 10 mW)	Thấp (~12 mW)
Khả năng mở rộng nhiều kênh	Khó (chi phí cao)	Dễ	Dễ

Mô tả vắn tắt các hình vẽ

Hình 1: Sơ đồ khối tổng quát của hệ thống phân tích phổ bức xạ, thể hiện sự kết nối từ đầu dò đến vi mạch xử lý trung tâm.

Hình 2: Sơ đồ chi tiết khối khuếch đại tương tự với cấu trúc khuếch đại phân nhánh và bộ so sánh ngưỡng chung.

Hình 3: Kiến trúc chi tiết của mạch TDC trễ đường truyền bên trong FPGA, mô tả chuỗi CARRY4 và các thanh ghi lấy mẫu.

Hình 4: Giảm đồ xung minh họa cơ chế chọn kênh thích nghi giữa nhánh khuếch đại K và 10K cho các mức năng lượng khác nhau.

Hình 5: Đồ thị minh họa quan hệ giữa độ rộng xung ToT và năng lượng bức xạ, thể hiện sự thay đổi độ dốc giữa hai nhánh khuếch đại.

Hình 6: Sơ đồ khối xử lý dữ liệu từ TDC, qua bộ giải mã, hiệu chuẩn DNL/INL và nạp vào MCA histogram.

Mô tả chi tiết sáng chế

Hình 1 mô tả sơ đồ khối tổng quát của hệ thống phân tích phổ bức xạ sử dụng phương pháp đo thời gian trên ngưỡng. Xung điện áp $V(t)$ từ đầu dò sau khi đi ra khỏi mạch tiền khuếch đại thường có dạng suy giảm lũy thừa:

$$V(t) = V_0 \times e^{-t/\tau}$$

Trong đó V_0 là biên độ đỉnh của xung tín hiệu (tỉ lệ với năng lượng hạt) và τ là hằng số thời gian suy giảm của tín hiệu (phụ thuộc vào mạch vi phân tín hiệu). Khi so sánh với ngưỡng U_{ng} , thời gian vượt ngưỡng T_{ToT} được tính bằng công thức:

$$T_{ToT} = \tau \times \ln \left(\frac{V_p}{U_{ng}} \right)$$

Từ công thức trên, ta có thể tính được giá trị năng lượng xung bức xạ có thể được xác định theo công thức:

$$E = a \times V_0 = a \times U_{ng} \times e^{T_{ToT}/\tau}$$

Với a là hệ số tỷ lệ giữa năng lượng và biên độ hay còn gọi là hệ số chuyển đổi biên độ/năng lượng. Từ công thức trên ta có thể thấy rằng, sự biến thiên nhỏ của thời gian trên ngưỡng ΔT_{ToT} sẽ dẫn đến sai số năng lượng $\Delta E = a \times \frac{U_{ng}}{\tau} \times e^{T_{ToT}/\tau} \times \Delta T_{ToT}$. Điều này cho thấy sai số năng lượng tăng theo hàm mũ đối với các xung lớn, như vậy, với các xung có biên độ càng cao (năng lượng cao) sai số của phép tính năng lượng càng lớn, dẫn tới độ phân giải không gian sẽ càng kém.

Mặt khác, ở vùng năng lượng thấp khi, sai số thời gian chủ yếu do nhiễu rung pha tần số cao được tính theo công thức:

$$\sigma_t = \frac{\sigma_v}{dV/dt}$$

Với σ_v là độ lệch chuẩn của nhiễu biên độ. Bằng cách khuếch đại tín hiệu lên 10 lần trong nhánh 10K, độ dốc dV/dt tăng lên 10 lần, trực tiếp làm giảm độ lệch chuẩn do rung pha (σ_t) xuống 10 lần. Đây là lý do cốt lõi tại sao cấu trúc bộ khuếch đại hệ số khuếch đại kép sẽ mang lại hiệu quả vượt trội cho kỹ thuật ToT.

a. Khối xử lý tín hiệu tương tự

Khối tương tự của sáng chế được thiết kế để duy trì tính toàn vẹn của sườn xung nhanh. Tín hiệu từ đầu dò được đưa vào một tầng đệm có trở kháng cao để tránh hiện tượng sụt áp. Sau đó, tín hiệu được chia làm hai đường dẫn bằng bộ chia tích hợp dùng Op-Amp bằng thông rộng để không làm méo sườn lên của xung.

Nhánh K sử dụng khuếch đại không đảo với hệ số $K=1$ hoặc 2 để bao quát dải năng lượng cao (lên tới vài MeV). Nhánh 10K sử dụng hệ số khuếch đại lớn hơn 10 lần để bao quát dải năng lượng thấp (từ vài keV đến vài trăm keV). Việc sử dụng chung một điện áp ngưỡng U_{ng} (được tạo ra từ bộ tham chiếu điện áp chính xác cao như ADR4525) giúp loại bỏ sự khác biệt về điện thế offset giữa hai ngưỡng, đơn giản hóa việc thiết kế mạch in và giảm nhiễu xuyên kênh. Các bộ so sánh tốc độ cao (như LMH7220) chuyển đổi tín hiệu tương tự sang mức logic 3.3V chuẩn của FPGA với độ trễ lan truyền nhỏ hơn 3 ns và có ồn nhiễu nội tại cực thấp.

b. Khối chọn kênh logic thích nghi

Khối xử lý logic được lập trình trên vi mạch FPGA thực hiện thuật toán chọn kênh thích nghi thời gian thực. Khi xung bức xạ tới, hệ thống đồng thời đo độ rộng xung ToT

ở cả hai nhánh khuếch đại (nhánh K và nhánh 10K). Tùy thuộc vào biên độ của xung, khối logic sẽ tự động quyết định kênh nào cung cấp dữ liệu ToT chính xác nhất theo nguyên tắc ưu tiên sau:

- Với xung năng lượng rất nhỏ (chỉ vượt ngưỡng tại nhánh 10K), hệ thống chọn tín hiệu ToT từ nhánh khuếch đại hệ số cao (10K) nhằm tận dụng độ dốc sườn xung lớn hơn, giảm thiểu jitter nhiễu và nâng cao tỷ số tín hiệu trên tạp âm (SNR) tại vùng năng lượng thấp.
- Với xung năng lượng trung bình hoặc lớn (kích hoạt cả hai nhánh), hệ thống ưu tiên chọn tín hiệu ToT từ nhánh khuếch đại hệ số thấp (K) để tránh sai số do bão hòa tín hiệu điện áp tại nhánh 10K.

Cơ chế này hoạt động tương tự như bộ chuyển đổi thang đo tự động (auto-ranging) nhưng được thực hiện hoàn toàn bằng logic số trên FPGA, đảm bảo tốc độ phản hồi cực nhanh mà không cần phần cứng bổ sung.

c. Khối chuyển đổi thời gian sang số TDC sử dụng kỹ thuật trễ đường truyền trên FPGA

Sáng chế tận dụng kiến trúc phân cứng đặc thù của vi mạch FPGA để thực hiện phép đo thời gian siêu phân giải. Trong các dòng chip Xilinx (Spartan-7, Artix-7, Kintex-7), mỗi lát logic chứa một cấu trúc chuỗi mang gọi là CARRY4. Thông thường, chuỗi mang được dùng cho các phép cộng số học nhanh, nhưng trong sáng chế này, nó được cấu hình lại để đóng vai trò là một đường trễ vật lý.

- **Cấu trúc đường trễ Xung ToT** từ bộ so sánh được đưa vào chân CI (Carry In) của khối CARRY4 đầu tiên. Tín hiệu này sẽ lan truyền qua 4 phần tử mang bên trong và tiếp tục sang khối CARRY4 kế tiếp thông qua các đường nối tắt vật lý cực nhanh. Tổng số phần tử trễ được chọn sao cho tổng độ trễ vượt quá một chu kỳ xung nhịp của hệ thống (ví dụ: với clock 200 MHz, chu kỳ là 5000 ps, nếu mỗi nút trễ là 20 ps, ta cần khoảng 250 nút trễ).
- **Cơ chế lấy mẫu:** Mỗi đầu ra CO (Carry Out) của từng nút trễ được nối với một Flip-Flop (FF) nằm ngay trong cùng một lát logic. Tại sườn dương của xung nhịp hệ thống, trạng thái của toàn bộ đường trễ được chốt đồng thời vào hàng trăm FF này. Nếu tín hiệu đang lan truyền ở nút thứ n, các FF từ 1 đến n sẽ có giá trị bằng 1 và các FF từ n+1 trở đi có giá trị 0. Chuỗi nhị phân này được gọi là mã nhiệt kế.
- **Bộ giải mã và Hiệu chuẩn:** Mã nhiệt kế được chuyển đổi sang số nhị phân bằng bộ đếm các giá trị logic 1 tích hợp bộ khử lỗi bubble. Lỗi "bubble" là các giá trị 0 xuất hiện ngẫu nhiên giữa các số 1 do sự không đồng đều trong đường đi của xung nhịp hoặc tín hiệu. Việc sử dụng bộ đếm logic 1 giúp bộ đo thời gian hoạt động cực kỳ ổn định trước các lỗi này.

d. Thuật toán hiệu chuẩn kiểm tra mã mật độ và xử lý phổ năng lượng

Độ trễ của các nút trong chuỗi mang không hoàn toàn bằng nhau do đặc điểm hình học của chip và sự biến động nhiệt độ. Điều này gây ra sai số vi phân không tuyến tính (DNL). Sáng chế tích hợp một khối thống kê kiểm tra mã mật độ (Code Density Test) CDT để tự động hiệu chuẩn bằng cách đo hàng triệu sự kiện có thời điểm bắt đầu ngẫu nhiên so với xung nhịp. Số lượng sự kiện rơi vào mỗi nút trễ sẽ tỉ lệ thuận với độ rộng thời gian thực tế của nút đó. FPGA sẽ liên tục cập nhật bảng trọng số thời gian dựa trên thống kê này, đảm bảo độ chính xác ổn định phân giải trong dải vài chục pico giây bất kể điều kiện môi trường.

Dữ liệu thời gian trên ngưỡng thô được kết hợp với một cờ (flag) 1-bit chỉ định nhánh khuếch đại đã được chọn, tạo thành một từ mã dữ liệu hoàn chỉnh. Từ mã này được đưa trực tiếp vào khối bảng tra cứu được lưu trữ trong RAM của FPGA. LUT thực hiện phép tuyến tính hóa quan hệ phi tuyến giữa độ rộng xung ToT và năng lượng bức xạ thực tế (E), đồng thời áp dụng các hệ số bù đã được hiệu chuẩn trước cho từng nhánh (K hoặc 10K). Việc sử dụng LUT thay cho việc tính toán hàm mũ hoặc logarit thời gian thực giúp tiết kiệm đáng kể tài nguyên tính toán, giảm độ trễ xử lý và cho phép thực hiện các phép hiệu chỉnh phi tuyến phức tạp một cách chính xác và ổn định.

Giá trị năng lượng E đã được tuyến tính hóa sau đó được chuyển đến khối phân tích đa kênh (MCA) tích hợp bên trong FPGA để tích lũy vào bộ nhớ histogram, hình thành phổ bức xạ hoàn chỉnh.

e. Phân tích hiệu năng và so sánh thực tế

Hệ thống theo sáng chế cho phép đạt được độ phân giải năng lượng cho đỉnh 662 keV của ^{137}Cs vào khoảng 7-8% khi sử dụng đầu dò NaI(Tl), tương đương với các hệ thống ADC 12-bit truyền thống nhưng với công suất chỉ bằng 1/10. Đặc biệt, ở vùng năng lượng thấp (dưới 100 keV), nhờ nhánh khuếch đại 10K và mạch TDC 25 ps, khả năng phân tách các đỉnh năng lượng được cải thiện rõ rệt, cho phép nhận diện các đồng vị phóng xạ hiếm trong quan trắc môi trường một cách tin cậy hơn.

Trong các ứng dụng vật lý năng lượng cao như đo thời gian bay (Time-of-Flight - ToF), độ phân giải thời gian ps của hệ thống này cho phép xác định vị trí tương tác của hạt trong đầu dò với độ chính xác đến vài mili mét, điều cực kỳ quan trọng cho các máy chụp PET/CT thế hệ mới nhằm giảm liều lượng phóng xạ cho bệnh nhân và tăng chất lượng hình ảnh.

YÊU CẦU BẢO HỘ

Yêu cầu 1. Một thiết bị phân tích phổ bức xạ hạt nhân đa kênh (MCA) dựa trên kỹ thuật thời gian vượt ngưỡng (Time-over-Threshold - ToT) tương thích, bao gồm ít nhất một đầu dò bức xạ, mạch tiền khuếch đại điện tích và vi mạch cổng mảng khả trình được (FPGA), được đặc trưng bởi:

- Một khối xử lý tương tự phân nhánh tín hiệu thành ít nhất hai đường truyền song song: nhánh khuếch đại hệ số thấp (K) để xử lý xung năng lượng cao và nhánh khuếch đại hệ số cao (10K) để xử lý xung năng lượng thấp, trong đó hai nhánh sử dụng chung một mức điện áp ngưỡng tham chiếu cố định (U_{ng}) được tạo bởi bộ tham chiếu điện áp chính xác cao;
- Hai bộ so sánh tốc độ cao kết nối tương ứng với đầu ra của hai nhánh khuếch đại, chuyển đổi tín hiệu tương tự thành tín hiệu logic chuẩn FPGA;
- Một khối chọn kênh logic thích nghi được tích hợp và cấu hình trên vi mạch FPGA, thực hiện việc tự động lựa chọn tín hiệu ToT từ một trong hai nhánh dựa trên trạng thái biên độ xung tới;
- Một mạch chuyển đổi thời gian-số (Time-to-Digital Converter - TDC) kiến trúc trễ đường truyền (Tapped-Delay-Line) được thực hiện bằng chuỗi phân tử truyền logic nội tại (Carry Chain) của FPGA, cho phép đo độ rộng xung ToT với độ phân giải thời gian ở mức nhỏ hơn 50 ps.

Yêu cầu 2. Thiết bị phân tích phổ bức xạ hạt nhân theo Yêu cầu 1, được đặc trưng thêm bởi cơ chế chọn kênh tương thích trong thời gian thực sau:

- Khi xung bức xạ có năng lượng lớn kích hoạt đồng thời cả hai bộ so sánh, hệ thống ưu tiên chọn tín hiệu ToT từ nhánh khuếch đại hệ số thấp (K) để tránh sai số do bão hòa tín hiệu tại nhánh 10K;
- Khi xung có năng lượng nhỏ không đủ kích hoạt nhánh K nhưng kích hoạt nhánh 10K, hệ thống chọn tín hiệu ToT từ nhánh khuếch đại hệ số cao (10K) để tăng độ dốc sườn xung, giảm thiểu nhiễu rung pha và nâng cao tỷ số tín hiệu trên tạp âm (SNR) tại vùng năng lượng thấp.

Yêu cầu 3. Thiết bị phân tích phổ bức xạ hạt nhân theo Yêu cầu 1 hoặc Yêu cầu 2, được đặc trưng thêm bởi mạch TDC trên vi mạch FPGA sử dụng chuỗi các phân tử mang logic nội tại (Carry Chain - CARRY4) làm phân tử trễ vật lý, kết hợp với hàng rào các phân tử nhớ (Flip-Flops) lấy mẫu đồng thời tại sườn xung nhịp hệ thống, cho phép tạo mã nhiệt kế (thermometer code) và xác định thời điểm sườn lên/sườn xuống của tín hiệu ToT với độ phân giải thời gian nhỏ hơn 50 ps.

Yêu cầu 4. Thiết bị phân tích phổ bức xạ hạt nhân theo bất kỳ Yêu cầu nào từ 1 đến 3, được đặc trưng thêm bởi việc vi mạch FPGA được cấu hình thêm:


- Một bộ mã hóa chuyển đổi mã nhiệt kế từ TDC sang mã nhị phân, kết hợp bộ khử lỗi bubble;
- Một bảng tra cứu (Look-Up Table - LUT) lưu trong khối RAM của FPGA để thực hiện tuyến tính hóa quan hệ giữa độ rộng xung ToT và năng lượng bức xạ thực tế, theo từng nhánh khuếch đại đã được chọn.

Yêu cầu 5. Thiết bị phân tích phổ bức xạ hạt nhân theo bất kỳ Yêu cầu nào từ 1 đến 4, được đặc trưng thêm bởi việc vi mạch FPGA tích hợp thuật toán hiệu chuẩn mật độ mã (Code Density Test - CDT) tự động, thực hiện bằng cách thống kê hàng triệu sự kiện ngẫu nhiên để xác định độ rộng thực tế của các nút trễ trong chuỗi mang, từ đó bù sai số vi phân phi tuyến (DNL) do đặc điểm hình học chip và biến đổi nhiệt độ môi trường.


Yêu cầu 6. Thiết bị phân tích phổ bức xạ hạt nhân theo bất kỳ Yêu cầu nào từ 1 đến 5, được đặc trưng thêm bởi khối phân tích đa kênh được tích hợp hoàn toàn bên trong vi mạch FPGA, thực hiện việc tích lũy dữ liệu năng lượng đã tuyến tính hóa thành phổ bức xạ dưới dạng lược sử, đồng thời hỗ trợ truyền dữ liệu đến thiết bị hiển thị hoặc lưu trữ bên ngoài qua các chuẩn giao tiếp tốc độ cao.

TÓM TẮT


Sáng chế đề xuất một hệ thống phân tích phổ bức xạ hạt nhân tiên tiến kết hợp kỹ thuật Thời gian vượt ngưỡng (ToT) thích nghi và mạch TDC trễ đường truyền siêu phân giải trên FPGA. Hệ thống sử dụng cấu trúc tiền xử lý tương tự phân nhánh kênh đôi (K và 10K) dùng chung một ngưỡng điện áp để tối ưu hóa việc đo các xung năng lượng thấp, giảm thiểu nhiễu tần số cao bằng cách tăng độ dốc sườn xung. Mạch TDC dựa trên các chuỗi truyền vật lý của FPGA cho phép đạt độ phân giải thời gian ở dải pico giây (ví dụ 25-50 ps), giúp phân tách các đỉnh phổ năng lượng phức tạp với độ chính xác cao. Dữ liệu thời gian được tuyến tính hóa thông qua bảng tra cứu (LUT) tích hợp để xây dựng phổ năng lượng đa kênh (MCA). Sáng chế mang lại giải pháp đo phổ bức xạ nhỏ gọn, tiêu thụ năng lượng thấp và hiệu năng cao, lý tưởng cho các ứng dụng quan trắc hiện trường, an ninh và y tế hạt nhân.




Hình 1: Sơ đồ khối tổng quát của hệ thống phân tích phổ bức xạ, thể hiện sự kết nối từ đầu dò đến vi mạch xử lý trung tâm.




Hình 2: Sơ đồ chi tiết khối khuếch đại tương tự với cấu trúc khuếch đại phân nhánh và bộ so sánh ngưỡng chung.




Hình 3: Kiến trúc chi tiết của mạch TDC trễ đường truyền bên trong FPGA, mô tả chuỗi CARRY4 và các thanh ghi lấy mẫu.



Hình 4: Giải đồ xung minh họa cơ chế chọn kênh thích nghi giữa nhánh khuếch đại K và 10K cho các mức năng lượng khác nhau.



Hình 5: Đồ thị minh họa quan hệ giữa độ rộng xung ToT và năng lượng bức xạ, thể hiện sự thay đổi độ dốc giữa hai nhánh khuếch đại.



Hình 6: Sơ đồ khối xử lý dữ liệu từ TDC, qua bộ giải mã, hiệu chuẩn DNL/INL và nạp vào MCA histogram.